FPGA板載晶振頻率有哪些
作者：
揚(yáng)興科技
日期：2025-12-23
瀏覽量：
Q：FPGA板載晶振頻率有哪些
A：根據(jù)FPGA開發(fā)板的不同功能模塊，晶振頻率的選擇也有所不同：
1、通用系統(tǒng)時鐘 (最常見)：50MHz / 40MHz / 25MHz
這是FPGA內(nèi)部邏輯設(shè)計(jì)最常用的“心跳”來源。早期的很多開發(fā)板習(xí)慣用50MHz，因?yàn)樗子诜诸l和倍頻。現(xiàn)在很多低功耗或低成本方案也會使用25MHz或40MHz作為主時鐘輸入。
2、高速接口專用時鐘:
①100 MHz (LVDS/HCSL)
PCIe: 幾乎是PCIe接口的標(biāo)配參考時鐘（Refclk）。
DDR3/DDR4: 很多存儲器接口設(shè)計(jì)使用100MHz或200MHz作為參考時鐘。
②156.25 MHz: 10G Ethernet, 專門用于10Gbps速率的以太網(wǎng)通信和SFP+光模塊。
③125 MHz:千兆以太網(wǎng): 用于GMII接口或SGMII接口的參考時鐘。
3、視頻與多媒體應(yīng)用
①27 MHz 廣播電視和多媒體設(shè)備中經(jīng)典的頻率，常用于HDMI、DVI或DisplayPort的視頻時鐘輸入。
②148.5 MHz 高分辨率視頻（如1080p60）的像素時鐘，常用于SDI（Serial Digital Interface）參考時鐘。
4、配置與輔助時鐘
①32.768 kHz : 通常用于FPGA內(nèi)部的實(shí)時時鐘（RTC）計(jì)數(shù)，或者作為低功耗模式下的喚醒時鐘。
②24 MHz:常見于一些國產(chǎn)FPGA（如高云、安路）或特定SoC（如全志A40i+FPGA架構(gòu)）的系統(tǒng)時鐘源。
推薦閱讀
官方公眾號
微信二維碼
